タグ: FPGA

Xilinx Vivado: XPM FIFOマクロのPROG_EMPTYが使えない

症状

xpm_fifo_async,xpm_fifo_syncの、prog_emptyピンの出力が0に固定される。PROG_EMPTY _THRESHで設定した値を超えても1にならない。

解決法

USE_ADV_FEATURESが"0000"になっていた。
USE_ADV_FEATURESを"0707"に変更する。

> USE_ADV_FEATURES 　文字列型
> デフォルト値　"0707"
> data_valid、almost_empty、rd_data_count、prog_empty、underflow、wr_ack、almost_full、wr_data_count、prog_full、overflow をイネーブルにします。

"0000"だと、これらの機能が無効化される。"0707"だと、すべての機能が有効化される。
"0707"ですべて有効がデフォルトになってるはずなのに"0000"がセットされてた。なんで？

JESD204BでDACにデータ送信

DJC3geTUwAQpmyz.jpg

はじめに

JESD204B接続のDAコンバーターを高価なIPコアなしで使えるようになるまでの記録です。

今回は、Xilinx Kintex-7からJESD204B/1Lane/6.25Gbps/Subclass0の信号を出力し、DAコンバーター(AD9161)を動作させることに成功しました。

「このDAコンバーターはJESD204Bで接続する必要があるらしい」
↓
「JESD204BのIPコアが必要らしいよ」
↓
「代理店にIPコアの値段聞いたら信じられないお値段が返ってきた」
↓
「自分で実装してみた」

続きを読む “JESD204BでDACにデータ送信” →